NVIDIA发布Vera 88核Arm CPU：控制点从x86转向NVIDIA，智能体计算架构重构
内容摘要
核心要点
NVIDIA在GTC台北2026正式发布Vera CPU，这是其首款独立数据中心微处理器，直接对标Intel Xeon和AMD EPYC。Vera采用88个定制Olympus Arm核心，基于第二代可扩展一致性架构，单片mesh网络（非chiplet设计），核心间通信比传统CPU快50%。每时钟取指解码执行10条指令，IPC全球最高，每核心比前代Grace CPU多执行50%指令。内存子系统采用LPDDR5X，提供1.2TB/s带宽，每核心带宽3倍于DDR5 x86 CPU，峰值内存延迟降低40%。支持内存一致性，通过NVLink-C2C互联GPU，实现多插槽扩展。在智能体基准测试（如Python代码分析/编译）中，Vera沙箱性能达到1.8倍x86竞品。黄仁勋称Vera服务于此前不存在的市场。首批客户包括OpenAI、Anthropic、SpaceX，Vera Rubin平台全面量产，涉及150家台湾供应商，Q3 2026投产。HPE展示ProLiant DL394 Gen12服务器。
重要性说明
NVIDIA发布Vera CPU，表面是性能突破，实则是控制平面转移的关键一步。通过NVLink-C2C将CPU与GPU紧密耦合，NVIDIA正在将数据中心计算的控制点从传统的x86 CPU生态（Intel/AMD）转移到自己的Arm CPU+GPU统一平台。这本质上是在防御/合围Intel和AMD，同时锁定用户资产：一旦采用Vera，企业将被迫使用NVIDIA的GPU和NVLink互联，无法自由选择其他CPU或GPU，形成全栈锁定。原文刻意隐瞒了物理限制：Vera采用LPDDR5X而非HBM，虽然带宽高但容量有限（可能<512GB），不适合大内存工作负载（如大型数据库）。此外，NVLink-C2C虽提供低延迟，但多插槽扩展仍受限于NVIDIA的一致性协议，与现有x86基础设施的兼容性未知。对于AI智能体工作负载，CPU性能固然重要，但尾部延迟和拥塞控制（PFC/ECN）在NVLink-C2C网络中可能成为瓶颈，尤其当多个GPU同时访问CPU内存时。NVIDIA通过Vera剥夺了用户的架构弹性，将计算范式从“CPU为中心”彻底转向“GPU为中心”，用户被绑定在NVIDIA的工具链（CUDA、TensorRT）和互联协议上。
PRO 决策建议
【厂商】竞争对手（Intel、AMD、Arm服务器厂商如Ampere）应加速推出开放互联标准的CPU+GPU方案，如CXL内存池化和UALink（AMD主导的GPU互联），提供可替代NVLink-C2C的开放生态。同时强调x86兼容性和内存容量优势，攻击Vera的LPDDR5X容量短板。Intel的Granite Rapids和AMD的Turin应展示在传统企业工作负载（如数据库、虚拟化）中的性价比优势，避免在AI智能体市场被NVIDIA定义。
【企业】CIO和架构师应对Vera进行零信任技术审计：评估现有工作负载的内存需求是否超过LPDDR5X容量限制；测试NVLink-C2C在多供应商GPU环境下的互操作性；要求NVIDIA提供独立基准测试，验证1.8倍x86性能是否仅在特定智能体场景下成立；建立跨云可移植性策略，确保不使用Vera时能无缝切换至x86或开放Arm平台。警惕供应商集中度风险，避免单一厂商锁定。
【投资者】看穿NVIDIA公关辞令：Vera是NVIDIA巩固数据中心垄断的又一工具，但LPDDR5X容量限制和NVLink-C2C封闭性可能限制其市场渗透。关注Intel和AMD的CXL/UALink生态进展，以及Arm服务器厂商（如Ampere）的差异化策略。短期NVIDIA股价可能受提振，但长期若开放互联标准成为主流，Vera的锁定效应可能减弱。
觉得这篇分析有用？
每周收到3-5条AI基础设施关键信号 →
💬 评论 (0)